としひょみ ラガと(ロートを附しのガーニー

(19)

NO. 0094 F. 32.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02010175 A

(43) Date of publication of application: 12.01.90

(51) Int. CI

G01R 31/28

H01L 21/66

H01L 21/82

H01L 27/04

H01L 27/118

(21) Application number: 63160507

(71) Applicant:

NEC CORP .

(22) Date of filing: 28.06.88

(72) Inventor:

ISHIDA TOYONORI


(54) SEMICONDUCTOR INTEGRATED CIRCUIT HAVING TEST TERMINAL

(57) Abstract:

PURPOSE: To improve the fault detection rate by providing a register for outputting an arbitrary code when a series pulse is inputted to a test external terminal, so that a test point specified by this code can be brought to access from the outside.

CONSTITUTION: An LSI 21 is constituted of a gate array 22, a counter 23, a multiplexer 24, gate array input/output pins 25 being external terminals, a RE SET terminal 26, a TEST terminal 27 and an OUT terminal 28. In this state, when a series pulse is inputted to the TEST terminal 27, the counter 23 outputs an arbitrary code to a multiplexer 24. The multiplexer 24 connects a test point of the gate array 22 specified by this code to the OUT terminal 28. In such a way, an access from the outside of many test points can be executed by a small number of test external terminals, and the fault detection rate can be improved.

COPYRIGHT: (C)1990,JPO&Japio



NO. 0034 r. 39/33

⑩日本国特許庁(JP)

40 特許出願公開

母 公 開 特 許 公 報 (A) 平2-10175

®Int.Cl. 4 G 01 R 31/28 H 01 L 21/66 識別記号 庁内整理番号

個公開 平成2年(1990)1月12日

31/28 21/66 21/82 27/04 27/118

D 7376-5F

T 7514-5F

6912-2G G 8526-5F H 8526-5F

G 01 R 31/28 H 01 L 21/82 V T M

審査請求 朱請求 請求項の数 1

M (全5頁)

砂発明の名称 テスト 端子を持つ半導体集積回路

和特 顧 昭63-160507

愛出 顯 昭63(1988)6月28日

Ø発明者 石田 豊 範 Ø出 顋 人 日本電気株式会社 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区芝 5 丁目33番 1 号

197代理 人 弁理士 蘇卷 正憲

明 紅 書

1. 発明の名象

テスト略子を持つ半導体集費回路

2.特許請求の範囲

(1) テスト用外部増予と、このテスト用外部増予と、このテスト用外部増予と、このテスト用外部増予への宣列パルスの入力に従って任意のコードを出力するレジスタと、このレジスタの出力に基づいて前記コードで特定される集積回路内部のテストポイントに対し外部からのアクセスを可能にする手段とを具備したことを特徴とするテスト増予を持つ半導体集積回路。

3. 発明の詳覯な説明

【血泉上の利用分野】

本売明は、ゲートアレイの故障検出率を高める ため、集種図路の任意のテストポイントに対し外 部からのアクセスを可能にしたテスト増子を持つ 半導体集積回路に関する。

〔従来の技術〕・

従来より、ゲートアレイの故障核出率を内上させるため、集積国籍の外部にテスト場子を設ける

と共に、このテスト増子からの信号入力によって 集積回路内部の任意のテストポイントに対し外部 からのアクセスを可能にした回路が知られている。

第5 図はこの種のしSIの一例を示す。しSI 1 は、内部にその本来の機能を持つゲートアレイ 2 と、テスト時にのみ使用されるマルチプレクサ 3 とも増えている。また、しSI1は、外部地子 として、過常のゲートアレイ入出力ピン4に加え、 TEST1増子5、TEST2増子6及びOUT 烟子7を備えている。

このしSI1によれば、TEST1帽子5及びTEST2帽子6に供給する2進コードに基づいてマルチアレクサ3がゲートアレイ2の任意のデストポイントP。(Iは0乃至3のうちの一つ)を選択し、OUT帽子7を介して外部に出力する。従って、各テストポイントP。乃至P。の状態を外部からの操作によって確認することができ、これによりゲートアレイ2の飲障検出率を高めることができる。

また、第6因に示すしS「11は、外部増子と

- 1 -

して通常のゲートアレイ入出力ピン12の他にTEBT1幅子13とTEST2幅子14とも個え、これらTEST1幅子13とTEST2増子14とを介してゲートアレイ15の内部に設けた 複致のフリップフロップのリセット掲子等のテストポイントX。、X1に独立にリセットパルスを供給することができるようになっている。

[発明が解決しようとする課題]

しかしながら、上述した健康のテスト増子付き しちしては、いずれの場合にも、テストポイントが増えると、これに伴って取けるべきテストポイント も増えるという問題点があった。本来、ゲートマ レイの入出力ピンは、その本来の機能を外部へ伝 連するために存在するものである。従って、内部 のテスト用に多数の外部増子を設けるのは好まし くない。

本見明はかかる問題点に鍛みてなされたものであって、少ないテスト用外部電子で多数のテストボイントに対する外部からのアクセスを可能にし、放離検出率を更に一層向上させることができるテ

- 3 -

6.1 つあれば足りる。よって、少ないテスト用外 部場子で多数のテストポイントに対する外部から のアクセスが可能になる。

[集曲保]

以下、本発明の実施例について銀件の関節を参 関して設明する。

第1因は本発明の実施例に係るし、L を示して係るしている。 L 2 1 は、、内部にそののののでは、内部によりにそのののである。 L 7 2 1 は 2 2 でんり、 アンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンののののでは、 ステンタンののののでは、 ステンタンタンタンのののでは、 ステンタンタンタンのののでは、 ステンタンタンタンののののでは、 ステンタンタンののののでは、 ステンタンタンののののでは、 ステンタンタンタンののののでは、 ステンタンタンタンののののでは、 ステンタンタンタンののののでは、 ステンタンタンタンののののでは、 ステンタンタンのののでは、 ステンタンのののでは、 ステンタンのののでは、 ステンタンののののでは、 ステンタンのののでは、 ステンタンののでは、 ステンタンのでは、 ステンタンのでは、ステンタン

スト聞子を持つ半導体無復回路を提供することを 目的とする。

[課題を解決するための手段]

本発明に係る半導体集費回路は、テスト用外部 場子と、このテスト用外部頃子への面列パルスの 入力に従って任意のコードを出力するレジスタと、 このレジスタの出力に基づいて前記コードで特定 される集積回路内部のテストポイントに対し外部 からのアクセスを可能にする手段とを有している。 「作用」

- 4 -

トの2連コードQ。乃至Q。を出力する。このコードQ。乃至Q。は、マルチプレクサ(16→1)24の選択信号として与えられてる。マルチプレクサ24は、コードQ。乃至Q。によって示されるゲートアレイのテストポイントP。(1=0乃至15)の状態をOUT蝎子2Bを介して外部に出力する。

特別平 2-10175(3)

クサ24は、テストポイントPッとOUT瞳子28とを接載する。この結果、デストポイントPッの状態がOUT幅子28を介して外部に製出される。

このように、本因数によれば、1つのTEST 電子に直列パルスを入力することにより、16個のテストポイントの状態を外部に統出すことができる。

第3因は本発明の他の実施例を示す。LSI31は、内部にその本来の製造を持つゲートアレイ32と、テスト時にのみ使用されるカウンタ33及びテコーダ34とを備えている。また、LSI31は、外部端子として通常のゲートアレイ入出力ピン35の他に、RESET増予36、TEST1増予37及びTEST2億予38を備えている。

RESET増予36はカウンタ33のリセット 増予Rに複載され、TEST1増予37はカウン タ33のクロック入力増予Cに複載されている。 カウンタ33は、4ビットの2進コードQ。乃至

- 7 -

ると、デコーグ34はテストポイントX。に"1"を供給する。これにより、X。にリセット塩子が 接続されたフリップフロップを独立にリセットす ることができる。更に、TBST1塩子37に应 列パルスが2つ入力されると、カウンタ33の出 力は"0101"となり、テストポイントX。に ついて関銀のアクセスが可能になる。

このように、本国路によれば、2つのテスト増子(TEST1、TEST2増子)に対する外部からの制御によってゲートアレイ32の内部の任意のフリップフロップを確立にリセットすることができる。

なお、本発明は、上述した実施例に限定されるものではない。例えば、上配実施例では内部的的なコードを発生させるレジスタとしてカウンタを使用したが、出力ピット数が更に増えた場合には、カウンタの代わりにシフトレジスタを使用することにより、シフトレジスタのピット数分の外部からのシフト集作によって、任意の内部コードを容易に設定できる。

Q』を出力する。このコードQ。 乃至Q 4 はデコーグ34の入力として与えられている。 TEBT2帽子38は、デコーグ34のイネーブル塩子ENに接続されている。デコーグ34は4ビットのコード入力に対し、16の出力増子のうちの1つを"1"にする。このデコーダ34の出力は、例えばゲートアレイ32の内部に設けた複数のフリップフロップ(固示せず)のリセット増子等のテストボイントX。 乃至 X 」に 依頼されている。

- 8 -

[発明の効果]

以上世明したように本充明は、外部からの直列 パルスの入力によって任意の内部コードを発生させ、このコードに基づいて外部からアクセス可能 なテストポイントを選択するようにしているので、 少ないテスト用の外部略子数で多くのテストので、 ントに対する外部からのアクセスが可能になる。 この結果、故障核出率を著しく高めることができる。

4. 図面の簡単な製明

第1図は本発明の実施例に係るしSIのブロック図、第2図はその動作放形図、第3図は本発明の他の実施例に係るしSIのブロック図、第4図はその動作放形図、第5図及び第6図は使来のテスト場子付きしSIを夫々示すブロック図である。

1,11,21,31; LSI、2,15,2 2,32; ゲートアレイ、3、24; マルチアレ クサ、4,12,25,35; ゲートアレイ入出 カピン、5,13,37; TEST1帽子、6, 14,38; TEST2帽子、7,28; OUT

-9-

特勝平 2-10175(4)

曜子、23、33; カウンタ、26、36; RE SET電子、27; TEST増子、34; デコー

出關人 日本電気株式会社 代理人 井理士 蘇希正斯

- 1 1 -

